ANSYS PathFinder
|
ANSYS PathFinder是一款面向全芯片SoC和IP设计的静电放电 (ESD) 规划、验证和验收解决方案。它可用于布局和电路级分析中识别和隔离设计问题，以防止芯片或IP因带电器件模型 (CDM)、人体模型 (HBM) 和其它ESD事件出现故障。此外，由于该技术能够执行精确的互联寄生抽取、ESD仿真和电迁移 (EM) 以及电流密度规则处理等功能，很多代工厂都对它进行了认证。
产品概览 行业调查显示高达35%的集成电路（IC）现场故障与静电放电（ESD）有关。在先进工艺技术、不断提高的数字和模拟集成度、工作频率提高、手持设备普及化、间距更小和层数更少的先进封装设计等因素的综合作用下，集成电路静电放电导致的故障影响在进一步加剧。 使用全芯片级建模技术，ANSYS PathFinder能判断设计是否满足ESD指南，还能确定设计（布局或电路）中较薄弱的环节。该软件能够执行早期原型构建和设计探索，尤其是在把钳位单元插入到芯片核心区域时更为如此。PathFinder 能为ESD事件建模，分析设计并预测钳位单元是否有效。 功能特点 • 集成型单次仿真与结果分析 • 全芯片功能 • 基于布局的分析与根源识别 • 全面覆盖 • HBM/MM 静电放电事件 • SPICE相关的精度 |
合作伙伴
|
联系我们
|
